NvidiaのGPUのようなAIチップがどのように設計・製造されるか

2026年10月のある水曜日にNvidiaの株価は3%以上下落し、翌日の市場前取引でさらに下落しました。米国のインフレ指標が予想を上回ったため債券利回りが上昇し、チップ銘柄全体で広範な売却が生じたとYahoo Financeが報じています。同じレポートでは、クラウドプロバイダーのCoreWeaveが負債懸念から16%以上下落したこと、MarvellTechnologyとSKハイニックスも中国競争に関する別の懸念の中で下落したこと、そして投資家がTSMCの四半期決算を待っており、利益が60%上昇することが予想されていることが述べられています。

この売却は金利と負債の懸念に関連しており、AIチップがどのように製造または販売されるかに関する変化ではありませんでした。しかし、チップ自体の産業に新たな注目をもたらしました。このプロセスは2つの大きく異なるビジネスに分かれています。チップの設計と製造です。

設計: 何かが構築される前に回路を描く

Nvidiaなどのメーカーは、独自のチップ工場を運営していません。「ファブレス」モデルの下で、Nvidiaはチップアーキテクチャとソフトウェア（CUDAプラットフォームなど）を設計し、生産を外部のファウンドリに依存しています。AI政策戦略研究所（IAPS）によると。MotleyFoolはNvidiaのGPUをAIモデルの背後にある学習と推論作業を実行するハードウェアとして説明しています。

IAPSは、チップ設計が高水準の要件から始まることを説明しています。これを建築家が電子設計自動化（EDA）ソフトウェアを使用して詳細な回路ロジックに変換します。デザイナーはコンポーネントをゼロから構築するか、既成の「IPコア」をライセンスします。その後、設計をシミュレートし、正式に検証した後、特定のファウンドリプロセスと一致する製造ファイルに変換します。IAPSは「チップ設計は困難で骨の折れるプロセス」であると述べており、NvidiaやAMDなどのデザイナーが数万人を雇用しており、最先端のAIチップの設計に1年以上かかることができることに注意しています。

製造: シリコンウェーハ上の数百のステップ

設計が完了すると、ファウンドリに移行します。最も高度なAIチップではほぼ常に台湾のTSMCです。IAPSによると、製造は高度に精製された300mmシリコンウェーハと回路パターンをエンコードする一連のフォトマスクから始まります。チップ自体の構築には、数百の繰り返されるステップが含まれます。材料層の堆積、フォトレジストを使用したそれらのパターニング（フォトリソグラフィ）はマスクを通して露出させて、イオン注入によるセクションのドーピング、表面をフラットにポーランドし、コンポーネントを接続するための金属層を追加します。

リソグラフィステップは、オランダの企業ASMLによってのみ製造された極紫外線（EUV）機械に依存しています。2026年第3四半期の結果を10月14日に報告したASMLは、売上が前年同期比55%増の11.7億ユーロに達し、純利益が2倍以上の50億ユーロに増加したと述べています。Euronewsによると。記録的な販売と2026年の見通しの引き上げにもかかわらず、ASMLは2027年と2028年の計画された30%の年次容量増加でも顧客注文に追いつくのに十分ではないと述べています。ASML最高経営責任者のChristopheFouquetは、顧客は現在、機械を数年先に予約していると述べています。

パッケージングが新しいボトルネックになりました

ウェーハが製造された後、個々のダイに切り分けられ、テストされ、完成したパッケージに組み立てられます。IAPSはこのステージをアセンブリ、テスト、パッケージング（ATP）と呼んでいます。AIチップの場合、このステップは現在、製造自体と同じくらい重要です。TSMCはChip-on-Wafer-on-Substrate（CoWoS）と呼ばれるテクニックを使用して、プロセッサダイを複数のスタックの高帯域幅メモリとともに1つのインターポーザに積み重ねます。IAPSによると、TSMCはこれをNvidiaのH100チップに適用しています。TSMCの2026年10月の次世代A13プロダクションノードとCoWoSパッケージングの拡張をカバーするロードマップの発表は、将来の「14レティクルサイズ」CoWoS形式が2028年までに約10個の大規模なコンピュートダイと約20個のHBMメモリスタックを統合すると述べています。

TSMCのロードマップ発表は、CoWoS高度なパッケージングがAI駆動型の需要を満たすために拡大していることを説明しており、2028年までに14レティクル形式に向かい、2029年にさらに拡大しています。その軌跡は、AIチップサプライチェーン全体にわたるより広い変化を指しています。シリコン製造からパッケージングへの移行は、リソグラフィツールのメーカーであるASMLが継続して記録的な需要を報じていても、制約の増加を指しています。

AIはまたチップ構築にも使用されています

NvidiaとTSMCは、製造プロセス自体内にAIツールを適用し始めました。Nvidiaの独自の発表によると、TSMCはNvidiaのcuLithoソフトウェアを使用して計算リソグラフィを加速しています。フォトマスクの設計に必要な計算は、CPU ベースの方法と比較してコスト効果またはサイクル時間で20～50％の改善をもたらします。企業はまた、化学シミュレーション用のNvidiaのcuESTライブラリを使用し、生産ラインの欠陥検出用のビジョンAIツール、および「FabTwin」と呼ばれる初期段階の仮想工場プロジェクトを説明しました。これはNvidiaのOmniverseプラットフォーム上に構築され、構築される前にファブレイアウトをテストします。

標準GPUに代わる代替設計

すべての企業がNvidiaのアーキテクチャに従うわけではありません。MotleyFoolは、Cerebras Systemsが単一の巨大なチップ（Wafer-Scale Engine）を構築していることを報じています。これはNvidiaのB200GPUより58倍大きいと説明されており、多くの小さなチップを一緒にリンクするのではなく、シリコンの1つの部分に大量のコンピュートとメモリを組み合わせています。CerebrasはこのデザインがGPUベースのシステムに対して一部のワークロードで最大15倍高速の推論速度を生成すると言っており、FoolはこのアプローチをアプローチをNvidiaのAIハードウェアでの支配的な立場に対する直接的な設計上の課題として構成しています。