Wie KI-Chips wie Nvidias GPUs entwickelt und hergestellt werden

Nvidia-Aktien fielen am Mittwoch im Oktober 2026 um mehr als 3% und rutschten am nächsten Tag im Handel vor Börseneröffnung weiter ab, da eine höher als erwartete US-Inflationsrate die Renditen auf Anleihen erhöhte und einen breiteren Ausverkauf bei Chip-Aktien auslöste, laut Yahoo Finance. Der gleiche Bericht besagte, dass der Cloud-Anbieter CoreWeave um mehr als 16% fiel aufgrund von Bedenken hinsichtlich seiner Schuldenlast, dass Marvell Technology und SK Hynix auch aufgrund separater Bedenken bezüglich chinesischen Wettbewerbs fielen, und dass Investoren auf die vierteljährlichen Ergebnisse von TSMC warteten, von denen erwartet wird, dass sie einen Gewinnanstieg von 60% zeigen.

Der Ausverkauf war an Zins- und Schuldbedenken gebunden und nicht an irgendwelche Änderungen in der Herstellung oder dem Vertrieb von KI-Chips. Aber er hat neue Aufmerksamkeit auf die Industrie hinter den Chips selbst gelenkt — ein Prozess, der zwischen zwei sehr unterschiedlichen Geschäftszweigen aufgeteilt ist: die Entwicklung eines Chips und dessen Herstellung.

Design: Zeichnung des Schaltkreises vor dem Bau

Unternehmen wie Nvidia betreiben keine eigenen Chipfabriken. Nach dem "fabless"-Modell entwickelt Nvidia Chip-Architektur und Software — wie seine CUDA-Plattform — und verlässt sich auf externe Foundries für die Produktion, laut dem Institut für KI-Politik und Strategie (IAPS). Der Motley Fool beschreibt Nvidias GPUs als die Hardware, die die Trainings- und Inferenz-Arbeit hinter KI-Modellen durchführt.

IAPS erklärt, dass die Chip-Entwicklung mit übergeordneten Anforderungen beginnt, die Architekten in detaillierte Schaltkreislogik mithilfe von Electronic Design Automation (EDA)-Software umwandeln. Designer erstellen entweder Komponenten von Grund auf neu oder lizenzieren vorgefertigte "IP-Kerne", simulieren und verifizieren formal das Design, bevor es in Herstellungsdateien übersetzt wird, die mit einem spezifischen Foundry-Prozess abgestimmt sind. IAPS erklärt, dass "Chip-Entwicklung ein schwieriger und mühsamer Prozess" ist, und bemerkt, dass Designer wie Nvidia und AMD Zehntausende von Menschen beschäftigen und dass die Entwicklung eines modernsten KI-Chips ein Jahr oder länger dauern kann.

Herstellung: Hunderte von Schritten auf einem Siliziumwafer

Sobald ein Design fertig ist, geht es zu einer Foundry — meistens Taiwans TSMC für die fortschrittlichsten KI-Chips. Die Herstellung beginnt mit hochgereinigten 300-mm-Siliziumwafern und einem Satz von Masken, die das Schaltkreismuster codieren, laut IAPS. Der Bau des Chips selbst beinhaltet Hunderte von wiederholten Schritten: Aufbringen von Materialschichten, Strukturierung mit lichtemfindlichem Fotoresist, das durch die Masken belichtet wird (Fotolithografie), Dotieren von Bereichen mit Ionenimplantation, um ihre elektrischen Eigenschaften einzustellen, Polieren der Oberfläche und Hinzufügen von Metallschichten, um die Komponenten zu verdrahten.

Der Lithografieschritt hängt von Extreme Ultraviolett (EUV)-Maschinen ab, die ausschließlich vom niederländischen Unternehmen ASML hergestellt werden. Bei der Berichterstattung seiner Ergebnisse des dritten Quartals 2026 am 14. Oktober gab ASML an, dass der Umsatz €11,7 Milliarden betrug, um 55% gegenüber dem Vorjahr angestiegen, mit einem Nettoeinkommen mehr als verdoppelt auf €5 Milliarden, laut Euronews. Trotz Rekordumsätze und einer erhöhten Prognose für 2026 sagte ASML, dass seine geplanten Kapazitätssteigerungen von 30% pro Jahr für 2027 und 2028 immer noch nicht ausreichen werden, um Kundenaufträge zu erfüllen. ASML-Geschäftsführer Christophe Fouquet sagte, dass Kunden jetzt Jahre im Voraus Maschinen buchen.

Verpackung ist das neue Engpass

Nach der Fabrikation eines Wafers wird dieser in einzelne Dies geschnitten, getestet und in ein fertiges Paket montiert — eine Phase, die IAPS Assembly, Test and Packaging (ATP) nennt. Für KI-Chips ist dieser Schritt jetzt genauso wichtig wie die Herstellung selbst. TSMC verwendet eine Technik namens Chip-on-Wafer-on-Substrate (CoWoS), um einen Prozessordices zusammen mit mehreren Stapeln von High-Bandwidth-Memory auf einem Interposer zu stapeln, den IAPS sagt, TSMC wendet auf Nvidias H100-Chips an. TSMCs eigene Ankündigung des Fahrplans im Oktober 2026, die einen nächsten Produktionsknoten A13 und erweiterte CoWoS-Verpackung abdeckt, sagte, dass ein zukünftiges "14-Reticle-Größen"-CoWoS-Format ungefähr zehn große Compute-Dies mit etwa 20 HBM-Memory-Stapeln bis 2028 integrieren wird.

TSMCs eigene Fahrplan-Ankündigung beschreibt fortgeschrittene CoWoS-Verpackung als Erweiterung, um der KI-getriebenen Nachfrage zu entsprechen, mit Verlagerung zum 14-Reticle-Format bis 2028 und einer weiteren Expansion im 2029. Diese Flugbahn zeigt eine breitere Verschiebung in der gesamten AI-Chip-Lieferkette — von Siliziumfertigung zu Verpackung als eine wachsende Einschränkung — auch wenn ASML, ein Hersteller von Lithografierwerkzeugen anstelle von Verpackungsgeräten, weiterhin Rekordsachfrage nach seinen Maschinen meldet.

KI wird auch verwendet, um die Chips zu bauen

Nvidia und TSMC haben begonnen, KI-Tools im Herstellungsprozess selbst anzuwenden. Laut Nvidias eigener Ankündigung verwendet TSMC Nvidias cuLitho-Software zur Beschleunigung der rechnergestützten Lithografie — die Berechnungen, die zur Gestaltung von Masken erforderlich sind — was Nvidia als eine 20–50%-Verbesserung in der Kosteneffizienz oder Zykluszeit im Vergleich zu CPU-basierten Methoden beschreibt. Die Unternehmen beschrieben auch die Verwendung von Nvidias cuEST-Bibliothek für Chemiesimulationen, Vision-KI-Tools zur Fehlererkennung auf der Produktionslinie, und ein Frühstadium-Virtual-Factory-Projekt namens "FabTwin", das auf Nvidias Omniverse-Plattform aufgebaut ist, zum Testen von Fab-Layouts, bevor sie gebaut werden.

Alternative Designs zum Standard-GPU

Nicht jedes Unternehmen folgt Nvidias Architektur. Der Motley Fool berichtet, dass Cerebras Systems einen einzelnen riesigen Chip — seine Wafer-Scale Engine — baut, den es als 58-mal größer als Nvidias B200-GPU beschreibt, große Mengen an Compute und Memory auf einem Stück Silizium kombinierend, anstatt viele kleinere Chips zusammenzuverbinden. Cerebras sagt, dass dieses Design Inferenz-Geschwindigkeiten bis zu 15-mal schneller als GPU-basierte Systeme für einige Workloads erzeugt, ein Ansatz, den der Fool als direkte Design-Herausforderung für Nvidias dominante Position in KI-Hardware rahmt.